电子产品世界

在当下，华为公布了一项备受瞩目的专利技术文件 ——“四芯片（quad-chiplet）封装设计”，此举动在半导体行业内引发了广泛的聚焦与热议。据外界推测，该技术大概率将在华为的下一代 AI 加速器昇腾 910D（Ascend 910D）上得到应用，有望成为华为打破美国技术封锁、在 AI GPU 领域奋起直追 NVIDIA 的关键一步。

依据国家知识产权局所公开的信息，华为于 2024 年 4 月提交了名为 “一种集成装置、通信芯片和通信设备” 的专利（国际申请号 PCT/CN2024/086375），目前该专利已经进入到实质审查阶段。在技术方案上，华为的这项专利并没有采用简单的中介层（Interposer）结构，而是借鉴了类似于晶圆上基片本地封装（Chip on Wafer on Substrate-Local，CoWoS-L）的桥接技术。具体而言，其专利展示了一种基于硅中介层的四芯片堆叠方案，借助垂直互连技术实现了芯片之间的超高速数据传输，能够在一个封装内集成四颗计算芯片。

在这一背景下，外媒 Tom's Hardware 对华为的四芯片封装架构进行了深入分析，它们将专利中的芯片组互连设计称为关键亮点之一，并指出华为的专利暗示采用桥式连接——类似于台积电的 CoWoS-L 或英特尔配备 Foveros 3D 的 EMIB。值得注意的是，这款处理器在 AI 训练时也可能搭配 HBM 级内存。

这可能是我国科技巨头的转折点。虽然华为和中芯国际（SMIC）在光刻方面落后，且无法获得 ASML 的先进 EUV 设备，但我们也可能在先进封装方面迎头赶上——通过连接较旧节点的芯片组来构建高性能系统。

如果这项专利确实是传言中的昇腾 910D，那么可以看出，该芯片可能非常巨大，单芯片的 910B 面积约为 665 平方毫米，因此四芯片的910D据报道可能达到2660平方毫米。此外，报告指出，由于每个 910B 包含四个HBM芯片，共有16个HBM堆栈（每个约 85 平方毫米），总DRAM面积可能增加到大约1360平方毫米。据 Tom’s Hardware 称，这使芯片的总硅片面积接近4020平方毫米

上周我们报道了华为CEO任正非接受了《人民日报》的采访，他就表示：“我们的单芯片仍然落后美国一代，”他还谈到，“（我们）还可以采用多种方法（叠加与集群技术）使芯片达到先进水平。”

随后，英伟达的CEO黄仁勋解读称，任正非的意思是，中国可以用更多的芯片解决发展人工智能的问题。黄仁勋说，虽然我们的技术仍然领先他们一代，但关键要记住的是，AI是可以并行解决的问题，如果每台电脑的性能不够强，那就用更多的电脑来弥补。黄仁勋认为，任正非说的是，中国的能源资源非常充足 ，他们可以用更多的芯片来解决问题。

从华为最新公布的专利来看，任总所言非虚，而黄仁勋的理解也是十分到位。华为确实有其他的手段暂时绕过先进制程，来使芯片达到先进水平。

但是又一个问题随之而来，那便是产能，华为到底可以造出多少这种芯片呢？本月上旬，随着美国对中国限制英伟达 H20芯片，美国商业部长霍华德·卢特尼克曾表示，中国仍然无法大规模生产先进半导体，并补充说，中国只能生产大约 20 万颗高端芯片。彭博社援引卢特尼克的话，认为这清楚地表明出口限制正在减缓中国的技术进步。因为20万颗先进芯片，对于我国来说，如果用于人工智能训练或智能手机的芯片，肯定是远远低于其实际需求的。

而有趣的是，我国生产先进芯片的能力一直备受争议，尤其是自从华为在 2023 年推出搭载 7 纳米芯片的智能手机之后，我国先进芯片的实际产量也许远高于外界推测。现在，随着华为的昇腾 910D信息的不断释出，华为能有多少产能，这个问题又被提了上来。这里面有一个数据可以提供给各位：华为今年将向国家电信、字节跳动等客户交付超过 80 万颗昇腾 910B 和 910C 芯片——显然远超卢特尼克的 20 万颗芯片的估计；而另一方面，根据TrendForce的观察，在中国，AI 服务器市场正在适应 2025 年 4 月引入的新美国出口管制，预计将减少进口芯片（例如来自英伟达和 AMD 的芯片）的份额，从 2024 年的 63%降至 2025 年的约 42%。同时，以华为为首的本土制造商的市场份额占比预计将提高至 40%，与进口芯片几乎持平。

各种数据都表明，我国先进芯片的产能很可能在飞速提升，产能也许不是我国最急迫的掣肘了。现在的重点完全聚集在：华为的昇腾 910D 是否真的能在每 GPU 性能上超越英伟达的 H100？这个问题的答案全世界都在密切关注。

关键词： 华为 昇腾 910D EDA

加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码