时域时钟抖动分析(上)
时钟链(振荡器、时钟缓冲器或 PLL)中器件的输出抖动一般规定在某个频率范围内，该频率通常偏离于基本时钟频率 10 kHz 到 20 MHz(单位也可以是微微秒或者绘制成相位噪声图)，可以将其整合到一起获取抖动信息。但是，低端的 10kHz 和高端的 20MHz 有时并非正确的使用边界，因为它们调试依赖于其他系统参数，我们将在后面进行详细介绍。图 6 描述了设置正确整合限制的重要性，图中的相位噪声图以其每十倍频抖动内容覆盖。我们可以看到，如果将下限设定为 100-Hz 或 10kHz 偏移，则产生的抖动便极为不同。同样地，例如，设置上整合限制为 10 或 20MHz，可得到相比 100MHz 设置极为不同的结果。
图 5 产生的 ADC SNR 受热噪声和时钟抖动的限制
图 6 每十倍频计算得到的时钟相位噪声抖动影响
确定正确的整合下限
在采样过程中，输入信号与采样时钟信号混频在一起，包括其相位噪声。当进行输入信号 FFT 分析时，主 FFT 容器 (bin) 集中于输入信号。采样信号周围的相位噪声(来自时钟或输入信号)决定了邻近主容器的一些容器的振幅，如图 7 所示。因此，小于 1/2 容器尺寸的偏频的所有相位噪声都集中于输入信号容器中，且未增加噪声。因此，相位噪声整合带宽下限应设定为 1/2 FFT 容器尺寸。 FFT 容器尺寸计算方法如下：
为了进一步描述该点，我们利用两个不同的FFT尺寸—131,072 和 1,048,576 点，使用 ADS54RF63 进行实验。采样速率设定为 122.88MSPS，而图 8 则显示了时钟相位噪声。我们将一个 6-MHz、宽带通滤波器添加到时钟输入，以限制影响抖动的宽带噪声数量。选择 1-GHz 输入信号的目的是确保 SNR 减弱仅由于时钟抖动。图 8 表明两个 FFT 尺寸的 1/2 容器尺寸到 40MHz 相位噪声整合抖动结果都极为不同，而“表 1”的 SNR 测量情况也反映这种现象。
图 7 近区相位噪声决定主容器附近 FFT 容器的振幅
设置正确的整合上限
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码