电子产品世界

摘要：CS5460是CRYSTAL公司最新推出的带有串行接口的单相双向功率/电能计量集成电路芯片，该芯片比目前比较流行的电子电度表芯片如AD7750、AD7755更容易实现与微处理器的连接。用CS5460可以方便的组成多功能电子式电度表和分布电度表和分布式电能计量管理系统。本文详细地介绍了CS5460的功能和使用方法。
关键词：CS5460；串行接口；功率/电能；计量；应用
1.概述
CS5460是CRYSTAL公司最新推出的带有串行接口的单相双向功率/电能计量集成电路芯片。与目前在电子式电度表应用中广泛使用的AD7750和AD7755（见《国外电子元器件》1999年第3期文章）相比较，CS5460增加了以下功能：
·具有片内看门狗定时器（Watch Dog Timer）与内部电源监视器；
·具有瞬时电流、瞬时电压、瞬时功率、电流有效值、电压有效值、功率有效值测量及电能计量功能；
·提供了外部复位引脚；
·双向串行接口与内部寄存器阵列可以方便地与微处理器相连接；
·外部时钟最高频率可达20MHz；
·具有功率方向输出指示。
这些增加的功能更加便于与微处理器（MPU）接口，并能方便地实现电压、电流、功率的测量和用电量累积等功能。
2. 基本结构与技术指标
2.1内部结构
CS5460内部集成了两个△-∑A/D转换器、高、低通数字滤波器、能量计算单元、串行接口、数字-频率转换器、寄存器阵列和看门狗定时器等模拟、数字信号处理单元,其内部结构框图如图1所示。
2.2引脚排列及功能
CS5460的引脚排列如图2所示。各引脚的功能如下：

1脚XOUT：晶体振荡器输出；
2脚CPUCLK：CPU时钟输出；
3脚VD+：数字电路电源正极；
4脚DGND：数字地；
5脚SCLK：串行时钟输入；
6脚SDO：串行数据输出；
7脚

：片选；
8脚NC：空脚；
9脚VIN+：差分电压正输入端；
10脚VIN-：差分电压负输入端；

11脚VREFOUT：参考电压输出；
12脚VREFIN：参考电压输入；
13脚VA-：模拟地；
14脚VA+：模拟电源正极；
15脚IIN-：差分电流负输入端；
16脚IIN+：差分电流正输入端；
17脚PFMON：电源掉电监视输出；
18脚NC：空脚；
19脚

：复位输入；
20脚

：中断输出；
21脚

：电能脉冲输出；
22脚

：功率方向指示输出；脚SDI：串行数据输入；
24脚XIN：晶体振荡器输入。
2.3主要技术指标
·差分电压输入范围：150mV；
·温度系数：＜60ppm/℃

·功率消耗：＜10mW；
·电能计量精度：在300∶动态范围以上每秒读取0.1％;
·电压测量精度：读数的0.1％;
·电流测量精度：读数的0.1％;
·瞬时功率测量精度：读数的0.1％。
3.串行接口及其操作
3.1串行接口
CS5460的串行口包括4条控制线：

、SDI、SDO、SCLK，如果片选

直接与逻辑0相连接，则只需要3条线就可以完成串行口的操作，通过实验还发现，如果将串行数据输入SDI和串行数据输出SDO连在一起，同样可以进行串行通读，而且仅需要两条接口线，这对于使用AT89C1051和AT89C2051的系统是极为有利的。
一个数据的传输总是从向串行接口的SDI发送8位命令开始的，当命令中包括一个写入振作时，在其后的24个SCLK周期内，串口将持续从SDI引脚读入串行数据。当发出一个读取命令时，串口将根据发出的命令，在其后的8、16、24个SCLK周期从SDO引脚上串行输出寄存器内容。图3所示为读寄器的时序。
3.2内部寄存器分配
CS5460内部集成了包括偏置寄存器、增益寄存器、脉冲速率寄存器和参数寄存器等16个寄存器，还集成了串行口发送寄存器、串行口接收寄存器和一个命令解释状态机，这些寄存器用来完成对CS5460的设置、采集数据的存储和串行输入输出的控制，CS5460内部寄存器分配图如图4所示。
在系统初始化或复位后，CS5460内部寄存器初始化为以下状态：

配置寄存器：0X000001
偏置寄存器：0X000000
增益寄存器：0X400000
脉冲速率寄存器：0X0FA000
周期计数寄存器：0X000FA0
时基寄存器：0X800000
状态寄存器：0X000001
屏蔽寄存器：0X000000
有符号寄存器：0X000000
无符号寄存器：0X000000
3.3命令解释及操作
对CS5460的操作是通过向其传输命令字来实现的，CS5460提供了寄存器的读/写和校准控制等在内的7个操作命令，所有的命令长度均为1个字节（8位）。命令状态机在SCLK的上升沿解释8位命令字，它将命令字解释为公认的标准，同时为数据的传输作好准备。本文仅以寄存器读/写命令为例加以简要说明，详细内容请参考CS5460用户手册。
寄存器读/写命令：

这个命令通知状态机需要对寄存器进行访问，在8个SCLK时钟周期内，地址寄存器的读取被加载到输出缓冲区，在第24个SCLK时，写人数据被传输到输入缓冲区。