电子产品世界

中国数字EDA/IP龙头企业上海合见工业软件集团有限公司（简称“合见工软”）近日发布国产自主研发支持多协议的32G SerDes PHY 解决方案UniVista 32G Multi-Protocol SerDes IP (简称UniVista 32G MPS IP)。该多协议PHY产品可支持PCIe5、USB4、以太网、SRIO、JESD204C等多种主流和专用协议，并支持多家先进工艺，成功应用在高性能计算、人工智能AI、数据中心等复杂网络领域IC企业芯片中部署。

随着全球数据量呈指数级增长，这场由数据驱动的智能革命，引发了针对算力、架构、网络基础设施等核心技术的根本性重构。芯片底层互联技术也因此在快速创新，SerDes技术作为数字世界的“数据大动脉”正在经历前所未有的变革。数据洪流直接推动了SerDes技术从速率、架构到应用场景的全面升级，以满足高性能、高稳定性、低能耗和灵活配置的高速数据传输需求。

UniVista 32G MPS IP由硬化模块（PMA/SerDes）和RTL模块（Raw PCS）组成，支持高达32 Gbps的数据传输速率（例如PCIe Gen5速率下32.0GT/s），全面支持 PCIe Gen1-5、USB4、以太网（25GKR、10GKR）、SRIO、JESD204C等多种主流和专用协议。其SerDes接口更提供多种数据位宽选项，具备独立的发送和接收同步时钟，并包含训练功能。UniVista MPS IP可充分满足数据中心、高性能计算、网络设备等应用领域对高速互连的严苛需求，经过严格验证与深度评估，可在各种应用场景中均表现出优异的稳定性和可靠性。

UniVista 32G MPS IP具备以下核心优势：

●   支持多种协议标准：PCIe Gen1/2/3/4/5、USB4、以太网（25GKR、10GKR）、SRIO、JESD204C。

●   灵活的配置架构：硬化模块支持X1、X2、X4通道配置，支持差分传输，最高可达X16 PHY配置。

●   先进的均衡技术：自适应 Rx CTLE 和 DFE，以及带有高分辨率的多抽头 Tx 均衡器。

●   完善的测试功能：内置BIST（Build-In-Self-Test）、支持近端模拟环回、远端数字/模拟环回，以及IEEE 1149.1和1149.6边界扫描支持。

●   精细化低功耗设计：通过PLL控制、参考时钟控制及嵌入式电源门控等技术，支持L1/L1.0/L1.1/L1.2/L2等多种低功耗状态及L1子状态精细管理，并符合PIPE v5.2接口规范。

合见工软副总裁刘矛表示：“在数据量以指数级增长的时代，高性能计算、智算、数据中心等等应用都对芯片底层互联与外部数据通信提出了更严苛的要求，高速串行通信SerDes作为互联接口的核心技术，对国产高端数字芯片的自主可控需求至关重要。合见工软UniVista 32G MPS IP解决方案，凭借高性能、高稳定性、低能耗和灵活配置，满足高速数据传输需求，为客户提供高可靠性的先进接口IP整体解决方案，经过实际验证，可帮助客户在面对新的接口实现应用时，大幅提高性能和改善能效，实现一次性流片成功，缩短产品的上市周期。合见工软志在将真正自主可控的IP产品和EDA产品一起为客户提供完整可靠的芯片设计方案。”

合见工软自主知识产权的全国产IP解决方案是合见工软更广泛的EDA+IP产品战略的重要组成，合见工软的高速接口IP解决方案已实现了国产化技术突破，引领智算、HPC、通信、自动驾驶、工业物联网等领域大算力芯片的性能突破及爆发式发展。

合见工软目前可提供的广泛IP解决方案包括：UniVista PCIe Gen5完整解决方案，以太网(Ethernet)、灵活以太网(FlexE)、Interlaken等多种高速互联接口控制器，ETH-X传输层协议(PAXI)IP和VIP产品，智算网络解决方案RDMA IP，Memory 接口HBM3/E、DDR5 、LPDDR5 IP，HiPi标准IP/VIP，针对先进封装芯粒（Chiplet）集成的关键标准UCIe IP，并实现国产首个跨工艺节点的UCIe IP互连技术验证，在采用台积电N6和三星SF5工艺制造的UCIe测试芯片之间成功完成互操作性测试，实现D2D和C2C互连应用。

关键词： 合见工软 SerDes IP