Arasan推出下一代组合IP核
领先的物联网、移动和汽车SoC半导体IP核提供商Arasan Chip Systems今天宣布，其符合MIPI C-PHY v2.0和D-PHY 2.5规范的MIPI C/D-PHY组合IP核即刻起提供使用。
加州圣何塞2021年3月18日 /美通社/ -- 移动和汽车SoC半导体IP核的领先提供商Arasan Chip Systems今天宣布，其符合最新MIPI C-PHY v2.0和MIPI D-PHY v2.5规范的MIPI C-PHY℠/D-PHY℠组合IP核即刻起提供使用。这款升级后的MIPI C-PHY℠/D-PHY℠组合IP核无缝集成到Arasan自有的MIPI CSI-2® IP和MIPI DSI® IP，作为Arasan的Total IP™用于MIPI成像和显示解决方案的一部分。Arasan的第二代C-PHY℠/D-PHY℠组合IP核利用FINFET技术的优势进行了重新设计，以实现超低功耗。
Arasan的MIPI C-PHY℠ v2.0/D-PHY℠ v2.5组合IP每通道提供带宽为6Gbps，D-PHY℠模式下的最大吞吐量为24Gbps，C-PHY℠模式下每个trio的带宽为6Gsps，最大吞吐量为41Gsps。其他重要功能升级包括：
与Arasan的MIPI CSI-2或MIPI DSI-2®配合使用时，MIPI C-PHY℠/D-PHY℠组合IP核提供内置测试功能，包括PRBS发生器和内部环回，以支持大批量制造所需的高性价比测试。
适用于D-PHY℠的新的节能型HS-Tx半摆幅模式、
带扩频时钟的板载可编程PLL（具有或不具有针对D-PHY℠不同运行速度的偏斜校准和平衡）、电源管理功能（如降低HS-TX摆幅模式和无端接HS-RX模式）。
它支持面向不同应用的ALP模式，具有较长通道，可实现快速通道周转模式，从而在MIPI链路的反转方向提高通信带宽。ALP模式是CSI-2® Unified Serial Linking功能的关键，可减少接口连线并有助于实现更大范围。
Arasan的MIPI C-PHY℠ v2.0/D-PHY℠ v2.5组合IP现已提供授权。要了解供应情况、交货时间和购买测试芯片（在台积公司FINFET上）连同使用我们的CSI-2或DSI-2 IP核编程的HDK，请联系Arasan销售部。
关键词： Arasan
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码