802.11b中卷积码和Viterbi译码的FPGA设计实现
卷积码是一种重要的信道纠错编码方式,其纠错性能通常优于分组码,目前（2,1,6）卷积码已广泛应用于无线通信系统中,Viterbi译码算法能最大限度地发挥卷积码的纠错性能。阐述了802.11b中卷积码的编码及其Viterbi译码方法,给出了编译码器的设计方法,并利用Verilog HDL硬件描述语言完成编译码器的FPGA实现。使用逻辑分析仪,在EP2C5T144C8芯片上完成了编译码器的硬件调试。
802_11b中卷积码和Viterbi译码的FPGA设计实现.pdf
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
