5 Gsps高速数据采集系统的设计与实现
2．4 上位机软件设计
高速数据传输的上位机部分是以PC机为平台进行的软件设计。整个软件架构如图2所示，主要由用户应用程序和驱动程序两部分组成。
上位机系统通过PCI Express接口，控制板卡上的FPGA，并使上位机能够读取到FPGA以DMA方式连续上传的数据，实现上位机内存和FPGA之间数据的高速传输。该软件的驱动部分设计，依靠WinDriver的API函数和已有的PCI Express硬件设备驱动函数，完成对硬件设备的基本控制，为以后软件的进一步升级奠定良好的基础。而用户应用部分，主要是在Visual Studio环境中完成，通过调用可靠的设备驱动函数，成功地通过PCI Express接口与FPGA进行数据通信。
2．5 测试结果
1)ADC与时钟性能测试
这里采用Xilinx公司ISE软件中的ChipScope Pro工具将逻辑分析器、总线分析器和虚拟I／O小型软件核直接插入到设计当中，直接查看ADC输出的数字信号，这些信号在操作系统速度下或接近操作系统速度下被采集，并从编程接口中引出，再将采集到的信号通过ChipScope Pro逻辑分析器进行分析。
首先让ADC工作在采样率为5 Gsps的单通道模式下，用特定的测试模式来检验ADC与FPGA之间的数据接口的准确性。将测试程序下载到FPGA并运行后，用ChipScopePro抓取ADC的输出数据如图3(a)所示。然后在单通道模式下不使用测试模式，输入2MHz的正弦信号，用ChipSco pePro抓取ADC的输出数据如图3(b)所示。
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
