电子产品世界

1．3．2 串扰
LVDS差分对之间的间距为小于等于线宽，差分对之间的间距为>3倍的线宽，这样可以减少不同LVDS对之间的信号耦合，避免引入共模噪声，同时在各个LVDS差分对的空间可以通过铺地，并打过孔到“GND”层，让不同1 vds对之间的等效耦合电容为无穷小，以减少相互之间的串扰。
1．3．3 地弹
所谓“地弹”，是指芯片内部“地”电平相对于电路板“地”电平的变化现象。以电路板“地”为参考，就像是芯片内部的“地”电平不断的跳动，因此形象的称之为地弹(Ground Bounce)，在设计中，对于信号的回流路径进行处理，让信号路径和回流路径尽量靠近，增大之间的互感，同时对于回流路径要避免分割现象的发生，去耦电容要尽量靠近信号的地引脚。
1．3．4 长度匹配
LVDS信号频率可达到600 MHz以上，所以差分线要求严格等长，差分对内最好不超过10 mil，如果频率低于600 MHz，这个约束值可以适当放宽，但最大应不超过75 mil。不同LVDS对间的布线最大差值不超过200 mil。在Cadence16．3的约束设置中，设置如表1所示。

1．4 总结
在高速信号下载器中，LVTTL转LVDS信号的转换采用TI的sn55lvds31(发送)和ss55lvds32(接收)芯片进行，最高可以达到800 Mbit／s的传输速率。
根据设计要求，对于LVDS信号的布线，总结出以下基本原则：
(1)LVDS信号与TTL信号应相互隔离，最好设置在不同层面上，之间由电源层或地层隔离。
(2)LVDS信号尽量不要有过孔，跨平面分割会造成阻抗不连续。
(3)差分对内要保持间距一致、平行走线，线间距应小于等于线宽。
(4)差分对间的对内间距保持在10倍以上，差分对间应放置隔离用的接地过孔，每10～25 mil放置一个。
(5)SN55LVDS31／32要尽可能靠近接插件，连线距离越短越好。
(6)差分对应等长走线，以防止信号问相位差导致的电磁辐射。
(7)使用精度为1％的100 Ω表贴电阻，靠近SN55LVDS32输入端放置(距离不能超过500 mil，应控制在300 mil以内)，以匹配传输线的差分阻抗。
应避免90°走线，可使用圆弧或45°折线。
(8)LVDS和TTL电平的电源层、地层应分开。

2 LVDS信号仿真分析
仿真主要经过的步骤为，在Tools—Setup Advisor中设计电源网络和标号，并进行ibis模型的分配，在Cadence中Ibis模型通过Ibs2dml工具转化为可用的数据格式，对于电容、电阻等无源器件，可以自己建立Espice模型，下面通过约束管理器进行拓扑的提取，对于要提取的网络使用SigXplorer工具进行，之后即可进行各种仿真。提取的网络拓扑结构如图3所示。

1 2 3

关键词： LVDS PCB 信号 仿真分析