FPGA时序收敛

时间：2010-10-08来源：网络

　　

程序

　　某些设计采用单个主时钟的分割版本来处理反序列化数据。以下 VHDL 代码(nibble_proc进程)举例说明了按系统时钟频率的四分之一采集的数据。

　　

程序

　　

程序
1 2 3 4

关键词： 收敛 时序 FPGA

加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码

相关文章

查看电脑版