电子产品世界
业界动态
EEPW观点
网络与存储
论坛
博客
开发板试用
逻辑综合相关
在FPGA设计环境中加时序约束的技巧
2017-06-05
一种基于Logical Effort理论的IC设计方法解析
2017-06-05
硬件描述语言Verilog HDL设计进阶之： 逻辑综合的原则以及可综合的代码设计风格
2017-06-05
约束设置与逻辑综合在SoC设计中的应用
2010-09-16
基于Verilog的顺序状态逻辑FSM设计与仿真
2008-09-22
点击查看更多
