电子产品世界

1.ARM中一些常见英文缩写解释

MSB：最高有效位;

LSB：最低有效位;

AHB：先进的高性能总线;

VPB：连接片内外设功能的VLSI外设总线;

EMC：外部存储器控制器;

MAM：存储器加速模块;

VIC：向量中断控制器;

SPI：全双工串行接口;

CAN：控制器局域网，一种串行通讯协议;

PWM：脉宽调制器;

ETM：嵌入式跟踪宏;

CPSR：当前程序状态寄存器;

SPSR：程序保护状态寄存器;

2.MAM 使用注意事项：

答：当改变 MAM 定时值时，必须先通过向 MAMCR 写入 0 来关闭 MAM，然后将新值写入 MAMTIM。最后，将需要的操作模式的对应值写入MAMCR，再次打开MAM。

对于低于 20MHz 的系统时钟，MAMTIM 设定为 001。对于 20MHz 到40MHz 之间的系统时钟，建议将Flash访问时间设定为2cclk，而在高于40MHz的系统时钟下，建议使用3cclk。

3.VIC 使用注意事项

答：如果在片内RAM当中运行代码并且应用程序需要调用中断，那么必须将中断向量重新映射到Flash地址0x0。这样做是因为所有的异常向量都位于地址0x0及以上。通过将寄存器MEMMAP(位于系统控制模块当中)配置为用户RAM模式来实现这一点。用户代码被连接以便使中断向量表装载到0x4000 0000。

4. ARM启动代码设计

答：ARM启动代码直接面对处理器内核和硬件控制器进行编程，一般使用汇编语言。启动代码一般包括：

中断向量表

初始化存储器系统

初始化堆栈初始化有特殊要求的端口、设备

初始化用户程序执行环境

改变处理器模式

呼叫主应用程序

5.IRQ 和 FIQ 之间的区别

答：IRQ和FIQ是ARM处理器的两种编程模式。IRQ是指中断模式，FIR是指快速中断模式。对于 FIQ 你必须尽快处理你的事情并离开这个模式。IRQ 可以被 FIQ 所中断，但 IRQ 不能中断 FIQ。为了使 FIQ 更快，所以这种模式有更多的影子寄存器。FIQ 不能调用SWI(软件中断)。FIQ 还必须禁用中断。如果一个 FIQ 例程必须重新启用中断，则它太慢了，并应该是 IRQ 而不是 FIQ。

6.ARM处理器对异常中断的响应过程

答：ARM处理器对异常中断的响应过程如下所述：

保存处理器当前状态、中断屏蔽位以及各条件标志位;

设置当前程序状态寄存器CPSR中的相应位;

将寄存器lr_mode设置成返回地址;

将程序计数器值PC，设置成该异常中断的中断向量地址，跳转到相应异常中断处执行。

7.ARM指令与Thumb指令的区别

答：在ARM体系结构中，ARM指令集中的指令是32位的指令，其执行效率很高。对于存储系统数据总线为16位的应用系统，ARM体系提供了Thumb指令集。Thumb指令集是对ARM指令集的一个子集重新编码得到的，指令长度为16位。通常在处理器执行ARM程序时，称处理器处于ARM状态;当处理器执行Thumb程序时，称处理器处于Thumb状态。Thumb指令集并没有改变ARM体系地层的程序设计模型，只是在该模型上加上了一些限制条件。Thumb指令集中的数据处理指令的操作数仍然为32位，指令寻址地址也是32位的。

8.什么是ATPCS

答：为了使单独编译的C语言程序和汇编程序之间能够相互调用，必须为子程序之间的调用规定一定的规则。ATPCS就是ARM程序和Thumb程序中子程序调用的基本规则。这些规则包括寄存器使用规则，数据栈的使用规则，参数的传递规则等。

9.ARM程序和Thumb程序混合使用的场合

答：通常，Thumb程序比ARM程序更加紧凑，而且对于内存为8位或16位的系统，使用Thumb程序效率更高。但是，在下面一些场合下，程序必须运行在ARM状态，这时就需要混合使用ARM和Thumb程序。

强调速度的场合，应该使用ARM程序;

有些功能只能由ARM程序完成。如：使用或者禁止异常中断;

当处理器进入异常中断处理程序时，程序状态切换到ARM状态，即在异常中断处理程序入口的一些指令是ARM指令，然后根据需要程序可以切换到Thumb状态，在异常中断程序返回前，程序再切换到ARM状态。

ARM处理器总是从ARM状态开始执行。因而，如果要在调试器中运行Thumb程序，必须为该Thumb程序添加一个ARM程序头，然后再切换到Thumb状态，执行Thumb程序。

10.ARM处理器运行模式

答：ARM微处理器支持7种运行模式，分别为：

用户模式(usr)：ARM处理器正常的程序执行状态;

快速中断模式(fiq)：用于高速数据传输或通道管理;

外部中断模式(irq)：用于通用的中断处理;

管理模式(svc)：操作系统使用的保护模式;

数据访问终止模式(abt)：当数据或指令预取终止时进入该模式，用于虚拟存储及存储保护;

系统模式(sys)：运行具有特权的操作系统任务;

未定义指令中止模式(und)：当未定义指令执行时进入该模式，可用于支持硬件协处理器的软件仿真。

11.ARM体系结构所支持的异常类型

答：ARM体系结构所支持的异常和具体含义如下(圈里面的数字表示优先级)：

复位①：当处理器的复位电平有效时，产生复位异常，程序跳转到复位异常处执行(异常向量：0x0000,0000);

未定义指令⑥：当ARM处理器或协处理器遇到不能处理的指令时，产生为定义异常。可使用该异常机制进行软件仿真(异常向量：0x0000,0004);

软件中断⑥：有执行SWI指令产生，可用于用户模式下程序调用特权操作指令。可使用该异常机制实现系统功能调用(异常向量：0x0000,0008);

指令预取中止⑤：若处理器的预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，当预取指令被执行时，才会产生指令预取中止异常(异常向量：0x0000,000C);

数据中止②：若处理器数据访问的指令的地址不存在，或该地址不允许当前指令访问，产生数据中止异常(异常向量：0x0000,0010);

IRQ④(外部中断请求)：当处理器的外部中断请求引脚有效，且CPSR中的I位为0时，产生IRQ异常。系统的外设可以该异常请求中断服务(异常向量：0x0000,0018);

FIQ③(快速中断请求)：当处理器的快速中断请求引脚有效，且CPSR中的F位为0时，产生FIQ异常(异常向量：0x0000,001C)。

说明：其中异常向量0x0000,0014为保留的异常向量。

12.ARM体系结构的存储器格式

关键词： 概念 常用 关于 中断 程序 指令