基于以太网的虚拟逻辑分析仪设计
方案设计
逻辑分析仪的硬件系统设计如图1所示,采用EP2C8Q208C8作为核心处理器,1片SRAM(IS6125616AL)作为Nios II软核运行的数据和程序空间,另1片SRAM作为数据采集存储缓冲,外部32路输入信号分2次存储,然后通过串口或者网络方式将数据传输到PC进行显示处理。本地测量的时候可以启用串口通讯方案,远程测量时启用网络通讯方案。
硬件电路设计
FPGA电路设计
EP2C8Q208C8芯片共含有208个管脚,除去电源部分的VCC、GND、锁相环和配置部分占用的管脚之外,供用户使用的I/O数量最后剩余为138个,I/O分配如表1所示。FPGA部分电路包括Bank、 I/O模块、PLL锁相环电路模块、配置电路模块等。其中,锁相环电路设计,导线宽度至少达到20mil,同时加上磁珠和去耦电容,增加PLL工作稳定性。
加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW
或用微信扫描左侧二维码