龙芯处理器IP核的FPGA验证平台设计
ck约束技术和人工干预布局布线，以达到预期目的。使用该平台对所开发的SoC的各个模块进行了验证，并在lO MHz～70 MHz条件下与代码前（后）仿真结果和SoC实测结果进行了比较，发现该FPGA验证平台在多模块、高速情况下，性能有所下降，如图6所示，需进一步提高综合和布局布线技术。
图6各模块实验验证结果比较
本文设计了基于国产龙芯I号处理器IP核的SoC的FPGA验证平台，介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。在电压设计、模块选用甚至处理器核的选用方面都考虑了升级扩展技术，可为其他SoC的验证所借鉴。验证结果表明，基于龙芯I号CPU IP核的SoC可成功运行Linux嵌入式程序及VxWorks。
1
2
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
