FPGA设计中仿真技术解决故障的方法
仿真解决故障的方法
通过对这个异步FIFO问题的解决,可以证明这种通过所抓信号建立bug存在条件,定位、清除bug的方法是可行的。步骤如下:
图3 SignalTap II LiST File界面
①将bug出现时SignalTap抓的信号保存成文档文件
Quartus II 平台用SignalTap抓到信号的界面如图2所示。
在信号名称上单击右键,选择图2所示Create SignalTap II List File选项,生成如图3格式界面。
图3中界面上半部分显示的是list对信号个数及信号名的描述,下半部分是采样点所对应的信号值,带h的表示是十六进制数值。
将list file另存为文本格式文件即可,如图4所示。
图4 “另存为”选项界面
此后可以把这个文本文件中无用的描述删掉,只留SignalTap抓出来的数据(空格、h等符号也要删掉),另存为.dat文件供仿真使用。
有了故障出现时的输入数据,我们就可以在仿真环境下构建故障出现的条件。
加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW
或用微信扫描左侧二维码