基于ARM内核SoC的FPGA 验证环境设计方法
图9 代码仿真、FPG平台验证及SoC芯片实测结果比较
结束语
本文提出了一种常用的基于ARM内核SoC 的FPGA 验证环境的设计方法，并给出了电路结构框图和相应的外围电路设计。根据该设计， 在FPGA 内实现AMBA 总线、存储器接口和中断控制器，加上外面的ARM处理器核，构成了ARM SoC 的最小系统，根据具体目标系统的需要，可以增加LCD 控制器、AC97 控制器、USB 控制器等模块，构成一个非常实用的验证平台。在IP 核烧入后，可以使用ARM ADS(ARM Developer Suite) 软件开发工具，在线对设计的硬件电路、硬件驱动软件、操作系统和高层应用软件进行调试，从而大大缩短了基于SoC 芯片的应用系统的开发时间。随着FPGA 的飞速发展，用户可以选用更加先进和方便使用的FPGA ，还可选用内嵌ARM 核的FPGA 芯片来构建验证平台。同时，该系统在电压设计、模块选用甚至处理器核的选用方面都考虑了升级扩展技术，可供其他SoC 的验证借鉴。
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码
