电子产品世界

　　光罩成本分摊

　　目前EUV的光罩版成本大约是ArFi的6倍。ASML的Mike Lercel与Photronics一起研究得出的结论是，一旦EUV上量，成熟的EUV光罩成本会降低到ArFi的2倍到3倍，这种对比对我来说似乎是合理的。

　　在图6中，分别假设EUV光罩成本是ArFi的6倍、4倍和2倍，我比较了5nm工艺下一个完整光罩套件的分摊成本。当是4倍时，两种光罩套件的分摊成本差不多，因为大部分被EUV取代的多重图案工艺使用的就是4个AiFi掩模。当小于4倍时，EUV光罩成本比光学光罩成本更便宜。

　　图6 完整光罩套件的分摊成本

　　另一个关键的问题是，对于5nm的光学或EUV光罩套件，都必须在光罩套件上生产大量的晶圆，以摊薄光罩成本。这个问题实际上牵涉到整个行业的发展，即设计成本和光罩套件的成本如此之高，以至于所生产产品的数量必须足够大，才能够经济地使用这些工艺。

　　逻辑工艺步骤

　　为了衡量EUV对设备行业的影响，图7绘制了7nm、7c、7+和5nm工艺下ALD/CVD沉积、干法蚀刻以及曝光工艺的步骤。由于使用了EUV，从7nm到7c再到7+，ALD/CVD沉积的步骤数量是下降的，但是到了5nm节点，由于工艺复杂性的增加，ALD/CVD沉积步骤数又开始回升。干法蚀刻步骤的变化情况也大抵如此。

　　图7 不同工艺节点下ALD/CVD沉积、干法蚀刻以及曝光工艺的步骤

　　如前文所述，即使到了2021年，EUV占整个逻辑晶圆的比例也没有超过10%，而且沉积和蚀刻的步骤数从7nm到5nm的下降也不多，所以EUV不会对设备行业带来多大的影响。需要指出的是，由于3D NAND的产量正在迅速攀升，这种器件的生产使用了相当多的沉积和蚀刻工具，所以3D NAND会被设备行业带来比较明显的影响。

　　逻辑材料支出

　　与工艺步骤数和EUV对设备的影响类似，图8显示了新工艺对材料支出的影响，除了某些特殊的材料，整体而言影响并不太大。

　　图8 新工艺对材料支出的影响

　　结论

　　1、只要达到合理的正常运行时间，EUV在7nm逻辑工艺中的触点和过孔上就能得到大规模应用，如果需要使用保护膜，合适的保护膜方案会及时出现。

　　2、在7+工艺中的金属层上使用EUV光刻技术时需要使用保护膜，届时保护膜方案可能会及时出现。

　　3、5nm对光刻胶提出了严峻的挑战，同时也需要更好的保护膜透射率以及光化检查手段。

　　4、EUV最初主要应用在逻辑器件上，普及相对比较缓慢，所以对材料和设备的影响都很小，而且这种影响很可能会被其它产品抵消掉。

关键词： 台积电 格罗方德

加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码