基于SOPC的JPEG2000编码器设计

时间:2017-06-05来源:网络

为了满足网络及多媒体领域的应用,JPEG2000的硬件实现具有重要意义。本文提出了一种改进的行式二维小波变换器结构,设计了位平面并行的位平面编码器和四级流水线结构的算术编码器,并将其整合于一个SOPC中,实现了JPEG2000编码系统。整个设计通过Altera公司Stratix II系列的EP2S60F1020C5平台验证,在最高时钟频率98MHz下能达到编码分辨率512*512 灰度图像52frame/s的速度,满足了实时编码的要求。

基于SOPC的JPEG2000编码器设计.pdf

关键词: JPEG SOPC 行式二维小波变换器

加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW

或用微信扫描左侧二维码

相关文章

查看电脑版