电子产品世界

　　2.2 子节点硬件设计说明

　　在子节点的硬件设计中，ATmega64单片机是实现整个升级功能的关键。ATmega64是基于增强的AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间，ATmega64 的数据吞吐率高达1 MIPS/MHz，从而可以缓解系统在功耗和处理速度之间的矛盾。AVR内核具有丰富的指令集和32个通用工作寄存器，并且所有的寄存器都直接与算术逻辑单元（ALU）相连接，使得1条指令可以在1个时钟周期内同时访问2个独立的寄存器。这种结构大大提高了代码效率，并且具有比普通的CISC微控制器最高至10倍的数据吞吐率。ATmega64有如下特点：

　　① 64 KB的系统内可编程Flash(具有同时读写的能力，即RWW)，2 KB的EEPROM，4 KB的SRAM，32个通用工作寄存器；

　　② 53个通用I/O口线；

　　③ 实时计数器(RTC)；

　　④ 4个具有比较模式与PWM的灵活的定时器/计数器(T/C)，具有片内振荡器的可编程看门狗定时器；

　　⑤ 2个USART，面向字节的双线串行接口（TWI），1个SPI 串行端口；

　　⑥ 8路10 位具有可选差分输入级可编程增益的ADC；

　　⑦ 与IEEE 1149.1 标准兼容的，可用于访问片上调试系统及编程的JTAG接口。

　　ATmega64是以Atmel 高密度非易失性存储器技术生产的。片内ISP Flash 允许程序存储器通过ISP 串行接口（或者通用编程器）进行编程，也可以通过运行于AVR内核之中的引导程序进行编程。通过将8位RISC CPU与系统内可编程的Flash集成在一个芯片内，ATmega64 成为一个功能强大的单片机，为许多嵌入式控制应用提供了灵活而低成本的解决方案。

　　利用ATmega64单片机实现对大容量FPGA的远程升级，涉及的主要技术问题有三点：一是如何将ATmega64单片机接入RS485总线；二是在接收到升级数据后和加载FPGA时，如何利用ATmega64单片机对大容量的Flash存储器进行读写操作；三是ATmega64单片机实现FPGA的SELECTMAP加载。

　　2.2.1 RS485接口电路设计

　　如表1所列， RS485总线标准具有控制方便、价格低廉以及高噪声抑制、相对高的传输速率、传输距离远和宽共模范围等优点。在过去的20年时间里，建议性标准RS485作为一种多点差分数据传输的电气规范，被应用在许多不同的领域作为数据传输链路。

　　表1 TIA/EIA485串行通信标准的性能

子节点的ATmega64单片机通过Sipex公司设计生产的高性能RS485收发器接入RS485总线。

　　SP485R是一款与流行的标准RS485芯片完全兼容，而且包含更高的ESD保护和高接收器输入阻抗等性能的RS485收发器。接收器输入高阻抗可以使400个收发器接到同一条传输线上，又不会引起RS485驱动器信号的衰减。该收发器的特点如下：

　　① 允许超过400个收发器接到同一条传输线上；

　　② 接收器输入高阻抗（标准值RIN=150 kΩ）；

　　③ 半双工配置与工业标准引脚一致；

　　④ 共模输入电压范围为-7～+12 V；

　　⑤ 低功耗（250 mW）；

　　⑥ 独立驱动器和接收器使能引脚。

　　其典型应用电路如图3所示。

图3 利用SP485R构成的半双工RS485电路

　　ATmega64单片机的标准串行口通过RXD直接连接SP485R芯片的RO引脚，通过TXD直接连接SP485R芯片的DI引脚。由单片机输出的R/D信号直接控制SP485R芯片的发送器/接收器使能：R/D信号为1，SP485R芯片的发送器有效，接收器禁止，此时单片机可以向RS485总线发送数据字节；R/D信号为0，SP485R芯片的发送器禁止，接收器有效，单片机可以接收来自RS485总线的数据字节。上拉电阻R1、下拉电阻R2用于保证未连接总线时的SP485R芯片处于空闲状态，以提高每个RS485节点的工作可靠性。6.8 V的TVS管V1、V2、V3用来保护RS485总线，避免RS485总线受外界干扰时产生的高压损坏RS485收发器。

　　2.2.2 ATmega64存储空间的扩展

　　ATmega64的寻址空间为64 KB，利用ATmega64自身的寻址系统，只能访问0x0000~0xFFFF的地址空间。显然，这对于存储和加载大容量FPGA的配置数据是远远不够的。以Xilinx公司的Spartan3系列FPGA为例，其配置数据所需的存储空间如表2所列。

关键词： FPGA 多节点系统 远程升级