基于FPGA的FIR数字滤波器设计与实现

时间:2013-10-23来源:网络

3 FIR数字滤波器的详细设计
3.1 FIR数字滤波器模块设计与系统级仿真
根据FIR数字滤波器的原理,在Simulink环境下搭建16阶的FIR数字滤波器结构,如图3所示。

c.JPG


在模型的搭建过程中,使用了两个8位的Shift Taps移位寄存器模块对输入信号进行分解,然后根据数字滤波器的原理进行算法计算。
模型搭建好之后,需要确定16阶FIR数字滤波器的系数,在这使用Matlab中的FDATool滤波器设计工具来确定。确定好滤波器的指标:
(1)设计一个16阶的FIR滤波器;
(2)低通滤波器;
(3)采样频率fs为16 384 Hz,截频点频率fs为533 Hz;
(4)输入序列位宽为16位。
在设计滤波器界面中,如图4所示,进行下列选择:

d.JPG


(1)滤波器类型(Filter Type)为低通(Lowpass);
(2)设计方法(Design Method)为FIR,采用窗口法(Window);
(3)滤波器阶数(Filter Order)定制为15(设置为15阶而不是16阶,是由于设计的16阶FIR滤波器的常系数项h(0)=0);
(4)滤波器窗口类型为Kaiser,Beta为0.5。

1 2 3 4

关键词: 设计 实现 滤波器 数字 FPGA FIR 基于

加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW

或用微信扫描左侧二维码

相关文章

查看电脑版