电子产品世界

3 硬件设计

3.1 SSD1906的总线接口

　　SSD1906显示控制器可与多种MCU相连,具体的连接方式取决于MCU所支持的总线类型。SSD1906支持单时钟输入(CLKI),从而可以由MCU的总线时钟为其提供时钟信号。对于通用#1总线,SSD1906用于与MCU相连的引脚为：

　　A0——接低电平;
　　A[17:1]——系统地址总线位17~1;
　　D[15:0]——系统数据总线输入;
　　WE0——低8位数据的写使能信号输入;
　　WE1——高8位数据的写使能信号输入;
　　CS——片选输入;
　　M/R——选择读写显示内存或内部寄存器。高为显示内存,低为内部寄存器;
　　BS——接高电平;
　　RD/WR——高8位数据的读命令输入;
　　RD——低8位数据的读命令输入;
　　WAIT——等待信号输出。可以通过配置,决定该信号为高电平有效或低电平有效;
　　RESET——复位输入信号。

　　此外,引脚CF[7:0]用于配置SSD1906。具体配置描述如表1所列。

表1 SSD1906的配置引脚

3.2 总线接口分析与实现

　　AT91RM9200微控制器的总线接口属于通用#1型接口,因而可与SSD1906直接相连。其中,AT91RM9200的A[17:1]、D[15:0]、NWR0、NWR1、NCS2、NWAIT、NRST引脚,可以分别与SSD1906的A[17:1]、D[15:0]、、、、和引脚直接连接。而AT91RM9200的NRD引脚可以使能16位或者8位的读访问,因而可与SSD1906的RD/和引脚相连,作为高字节和低字节的读使能信号。对于SSD1906的M/信号,可以由AT91RM9200的A18信号进行控制。SSD1906与AT91RM9200的总线连接如图2所示。

　　此外,由于SSD1906的CLKI的输入时钟频率最高为66MHz,而其总线时钟频率最高也为66MHz,因而SSD1906的总线时钟BCLK可以直接由CLKI提供,其频率比为1:1。另外,AT91RM9200的总线类型为通用#1型,选NWAIT信号为低有效,总线接口为小端模式,所以,可以确定SSD1906的配置引脚CF[7:0]为0x0Bh。

图2 SSD1906与AT91RM9200的总线连接

4 寄存器配置

　　在寄存器配置方面,包括对MCU的初始化及对SSD1906的初始化和设置。对于AT91RM9200微控制器,首先,必须设置相应的PIO控制寄存器,将有复用的I/O线配置为所需要的功能。其次,考虑到SSD1906的CLKI时钟频率最高为66MHz,因此,需要对AT91RM9200的PMC_PCK0寄存器进行设置,保证PCK0的输出时钟频率不超过66MHz。下面分别介绍SSD1906的主要寄存器配置。

4.1 SSD1906的内部时钟设置

　　SSD1906支持单时钟输入,即所有的时钟信号都可以由CLKI的输入时钟提供。对于SSD1906的总线时钟BCLK,可以通过配置CF[7:6]引脚,对CLKI得到需要的BCLK。这里将CF[7:6]配置为00,即BCLK＝CLKI。

　　内存时钟MCLK用于访问SSD1906内部的SRAM。SSD1906的设计充分考虑了省电控制,当显示控制器不工作时,时钟自动关闭。而另一方面,减小MCLK的频率,会增加MCU时钟延迟,从而降低屏幕刷新的性能。因此,为了在省电与性能之间达到最优的平衡,MCLK的频率配置必须满足两点：既要有足够高的内存访问频率,以提供较快的刷新率,又要保证MCU的延迟为一个可接受的值。通过配置寄存器REG[04h],由BCLK得到MCLK时钟。

关键词： SSD1906 显示控制器 AT91RM9200