RAM读写时序限制解决方案
变换编码后一个块内的有效系数一般小于25，所以逆扫描、反量化的时钟一般小于25个时钟周期，而反变换的时钟周期为22个，所以处理一个块的时钟周期大约为25个，大大提高了速度。由于寄存器的复用及设计的优化，节省了硬件资源，本设计采用的FPGA为EP2C35F672C6，资源使用情况如图7所示，可见使用的总的LE为3 059个。
本设计为了解决RAM读写时序限制的影响，采用了两组寄存器阵列代替RAM实现乒乓操作，同时为了减少硬件资源，采用寄存器组复用技术，即反变换中的转置矩阵与逆扫描后存储寄存器组复用。最后给出了波形仿真结果，并与rm52j的输出结果比较，验证了结果的正确性。通过在基于Nios II的SoPC系统上进行测试，证明该设计能够正确快速实现逆扫描、反量化及反变换功能。
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码