电子产品世界

TMS320LF2407的外围电路可以根据需要扩展。由于TMS320LF2407内部自带32K字的FLASH程序存储器，程序调试完毕后可以烧写进去，但程序调试过程中需要频繁修改程序，所以可展一片存储器，调试程序时当作程序存储器用，程序调试完毕后再作为数据存储器用，这样既方便又实用。TMS320LF2407有一个串行通信接口和一个16位并行通信接口，串口可以做成RS485、RS232、RS422、SDI总线接口等，并行通信接口可以做成16位并行输入输出接口。

1.4 电路板制作

(1)在连线上只要将对应的引脚连在总线上就可以了。由于信号用的是反射波信号，所以驱动的信号只用了要求电压的一半，另一半靠反射来提升，所以对信号线的长度有要求：CLK信号线的长度为2500mil±100mil。如果长度不够可以画蛇行线，另外 ，CLK信号线要用地线屏蔽。

(2)PCI总线规范要求布四层线，也可以只布两层线。布两层线时，走线难度增大，要做好电源退耦。每个Vcc引脚必须有退耦电容，且容量的平均值至少为0.01μF,从引脚根部到电容焊盘的走线长度不大于250mil，线宽至少为20mil，多个引脚可以并用一个电容，并且参与共用的引脚数不受限制，但必须满足以上条件。

(3)PCI总线信号PRSNT1#的PRSNT2#中必须有一个接地。如果都不接地，系统找不到开发板。它们接地有两个用途，其一，用来表明槽位上实际存在一块板；其二，提供该板对电源要求的有关信息。表1给出了PRSNT#引脚的设备情况。

表1 PRSNT#引脚的设置情况

(4)对于不实现JTAG边界扫描的板子，必须把引脚TDI和TDO连接起来，以使扫描链不至于断开。

(5)PCI连接器上的3.3V引脚（即使实际使用中未提供电流）在母板上必须连到一起，最好连到一个3.3V的电源平面上。而且，对3.3V引脚应提供一个交流回路，这时对地去耦应符合高频信号技术的要求。为此，应在3.3V平面上均匀排列12个高速电容，容易为0.01μF。

(6)为了稳定性，局部总线除了少数有特殊要求外，所有的信号线都应加上拉电阻(5kΩ～10 kΩ)或下拉电阻（一般选150kΩ）。

(7)为防止干扰，局部总线时钟也应对地屏蔽。

(8)串行EEPROM提供PCI总线和局部总线的部分重要配置信息，EEPROM一定要选支持串行传输方式的，如NM93CS46或者与之兼容的存储器。NM93C46不支持串行读写，所以不能选取。NM93CS46的CS、SK、SDI、SDO和PE端都要接10kΩ的上拉电阻，而PRE端要接150kΩ的下拉电阻。EEPROM的配置至关重要，EEPROM配置不正确可能导致操作系统无法运行。系统启动时自动检测EEPROM的开始48拉是否全为“1”，若全为“1”，则载入PCI9052的默认配置；否则则装载EEPROM中的内容，为板卡分配资源。串行EEPROM可以通过PCI总线直接写入，也可以用编程器直接烧写。

1.5 程序调试

1.5.1 FPGA程序的开发

可编程器件的设计软件种类很多，各大器件厂家及一些软件公司都开发了一些设计软件。软件的设计根据逻辑功能的描述方法可分为语言描述设计和原理图描述设计两个类。常见的如DATA I/O公司的ABEL语言、四通公司ASIC事业部开发的针对GAL器件的FM（Fast MAP）软件等属于语言描述类设计软件；而DATA I/O公司的Synario软件、Orcad公司的PLD等软件属于电路图描述或电路图描述与语言描述相结合设计的软件。

本设计中FPGA的编程只涉及到信号逻辑转换，所以只需选用语言描述类设计软件，这里选用DATA I/O公司的ABEL语言描述设计软件。程序调试结束后用编程器写入FPGA芯片即可。

关键词： 开发 接口卡 总线 PCI 高速