电子产品世界

　　3 PCI接口设计实现

　　本设计利用ALTERA公司的QuartusIl7．2软件和硬件描述语言，采用自顶向下的设计方法进行PCI接口的逻辑设计，并利用QuartusII软件对设计进行了功能和时序仿真。

　　设计的具体流程如下：首先从总体上考虑：PCI接口作为一个功能模块，嵌入在FPGA内部，内侧面向用户逻辑，外侧通过芯片的I／O管脚与PCI总线相连。在用户端，需要把复杂的PCI总线命令转换为便于用户使用的类似ISA总线的命令格式，把地址线与数据线分离，并产生单独的读写控制信号。其次，根据总体要求，进行顶层设计和内部模块划分。最后，对具体的功能模块用软件编程实现并进行功能仿真。

　　本设计中PCI接口的总体框图如图4所示。由图4可知，PCI接口主要由地址／命令锁存和译码、内部通信、外部通信和总线状态机、中断处理等模块组成。

　　3．1 地址／命令锁存和译码

　　由于PCI总线为地址和数据复用型总线，在使用中需将地址和数据进行分离，首先要对PCI总线上的32位地址／数据总线锁存。译码是对来自主机的PCI总线命令信号CBE[3．．0]和IDSEL信号进行识别，并相应地向内部逻辑发出配置空间读写操作、I／O读写操作、存储器读写操作等信号。

　　3．2 外部通信

　　外部通信接口主要完成对PCI总线的应答，并发出相应的信号。对于渎写操作，接口发出DEVSEL#信号响应PCI的FRAME#信号，完成握手。PCI协议规定了在交易期间对地址／数据总线和命令／字节使能总线进行奇偶校验。读交易期间，接口被要求驱动PAR信号线；写交易期间，目标将计算AD[31．．0]和CBE[3．．0]上的奇偶性，并把PERR信号送给PCI。

　　3．3 内部通信

　　内部通信接口主要产，丰面向用户端，便于用户使用的一信号，包括复位信号、分离的读和写信号、地址总线、32位的数据读写总线。

　　3．4 总线状态机

　　该模块足本设计的关键部分，其主要功能是根据PCI协议产生总时序来控制总线交易。总线状态机包含的状态主要有总线空闲状态、总线停靠状态、主设备数据传输状态、从设备数据传输状态、配置空间读写状态、目标I／O空间读写状态、主设备读写状态、总线翻转状态、数据传输终止状态等。以上各状态主要依据输入的PCIRST、FRAME#、IDSEL、CBE [3．．0 ]、GNT#、IRDY#、TRDY#、STOP#等信号变化进行状态转换。

　　3．5 中断处理

　　本模块主要实现各种外部中断源的输入处理、中断允许寄存器和中断状态寄存器的控制和管理、INTA#信号的输出处理等。

关键词： FPGA EP2SGX PCI接口 雷达 数据处理