LED 芯片封装缺陷检测方法及机理研究

时间:2010-05-12来源:网络

任意点的势垒

  图2为在电场f’作用‘F芯片电极表面的势垒图,其中EF为费米能级,U'为电子发射势垒。由图2

电子发射势垒

势垒图

若芯片电极表面为突变结,其值为U0,光生电流在隧道结两侧形成的电场强度为F,电极表面以外的势垒为U0- qFx。取芯片电极导带底为参考能级E0(x=0),因而有x0处,U(x)=0;x>0处,U(x)=U0- qFx,根据条件U(x)=E=U0- qFx2

  式中d为膜层厚度,V为膜层隧道结两侧电压。当LED芯片发生光生伏特效应时,由式(7)可知,流过芯片电极表面非金属膜层的电流受到膜层厚度的影响,随着膜层增厚,流过膜层的电流减小,流过LED支架回路的光电流也将减小。

   综上所述,引脚式LED支架回路光电流的有无或大小可以反映封装工艺中LED芯片的功能状态及芯片电极与引线支架的电气连接情况,因此,可以通过检测LED支架回路光电流达到检测引脚式封装工艺中芯片功能状态和封装缺陷。

1 2 3 4 5

关键词: LED 芯片封装 缺陷检测

加入微信
获取电子行业最新资讯
搜索微信公众号:EEPW

或用微信扫描左侧二维码

相关文章

查看电脑版