电子产品世界

　　ADF4108最大的特点是工作在高频，设计的锁相环路具有宽带宽，从而在X波段频合器中省掉了倍频器，消除了倍频器带来的谐波、杂波及噪声干扰(倍频器对系统的噪声恶化公式为：10logN，其中N为倍频次数，即每增加一倍频率就会带来3dB的噪声)，这样有利于简化系统电路、提高系统性能及降低系统成本。ADF4108能通过芯片的数字串口接口对A、B、R及P等寄存器进行预置和改变，从而可方便地获得不同的输出频率。其功能框图如图2所示。

　　噪声分析

　　对于PLL整个系统而言，其总相位噪声也是我们关心的一个重要问题，它和很多因素有关。

　　频率合成器的相位噪声和10logfPDF有关，对于每一个2fPDF频率而言，其相位噪声将减小3dB。然而VCO的输出被分频，它的相位噪声符合20logN的规律(其中N为分频比，N=BP+A)，因此，对每一个N=2值来说，将增加6dB相位噪声。例如4fPDF频率，fVCO除以4得到fOUT的输出。一方面，在4fPDF的频率下相位噪声减少6dB;另一方面，因为fVCO除以4而增加了12dB的相位噪声，总的结果将增加6dB的相位噪声。

　　衡量PLL整个系统的相位噪声，可用下面的表达式得到，PHTOTAL= PHSYNTH+20logN+10logfPDF，其中PHTOTAL为PLL整个系统的相位噪声， PHSYNTH为PLL芯片自身的相位噪声，20logN是一个和分频比N有关的相位噪声的增量，10logfPDF是一个和鉴相器输入频率fPDF有关的相位噪声的增量。ADF4108在1Hz时产生-219dBc/Hz相位噪声，在这里我们可根据给定的fPDF及PLL的输出频率求出PLL整个系统的相位噪声PHTOTAL。例如，PLL输入fVCO频率为2.2GHz，fPDF为20MHz，则分频比：N=2200MHz/20MHz=110

　　PHTOTAL=-219+20log110+10log20×106

　　=(-219+41+73)dBc/Hz

　　= -105dBc/Hz

关键词： ADI 锁相环芯片 串口控制 双模锁相频率合成技术 ADF4108 相位噪声 201003