FPGA在弹上信息处理机中的应用
(6)发送
数据融合表的发送则由“发送状态机(SendSTM) IP”完成。它以数据融合表FIFO、2.56M发送时钟为输入，一旦启动就不再停止。发送状态机首先查询数据融合表FIFO, 若FIFO为空，则等待;若FIFO不空，则以2.56M/8的固定时钟频率持续读取数据融合表FIFO的数据，再送入“15段加扰器”进行加扰，加扰后的数据和时钟经RS-422驱动电路转化为RS-422差分形式发送给加密器，即2.56M输出。
(7)1.28M同步输入串口故障检测
FPGA中的故障检测单元(FDU)负责检测1.28M同步输入串口的输入信号是否正常。当故障检测单元FDU发现1.28M同步输入串口产生的SwitchBuf信号的周期和晶振产生的20ms时钟周期误差超过△T(如±2ms)，则认为1.28M同步输入串口故障，立即将SwitchBuf信号切换到由晶振分频产生的20ms时钟上。
系统仿真
以下为相关软件对系统主要功能进行的仿真：
图4 ISE编译后得出的FPGA资源利用情况
图5 数据融合表的仿真结果
加入微信
获取电子行业最新资讯
搜索微信公众号：EEPW
或用微信扫描左侧二维码