电子产品世界

　　即使如此，CTΣΔ的抗混叠性能也不应被过份夸大，因为抗混叠的要求是取决于不同的应用，而且它可能同时对设计复杂度、系统大小和成本构成一定的压力。正如之前讨论过，通过将采样率提升到所需输入带宽的两倍以上，便可放宽流水线或其它奈奎斯特率模/数转换器对抗混叠的要求，但这会浪费带宽并降低系统的整体能效。一个模拟抗混叠滤波器设计会存有陡斜的中断特性，因此要达到一个非常平整的通带是一项非常艰巨的任务，这要求高阶和高插入损耗的滤波器网络，因而必须增大信号路径中的增益以补偿该损耗。

　　通过消除采样输入模/数转换器所需的附加过采样，使得CTΣΔ能让系统设计人员使用差不多所有的转换器奈奎斯特带宽，从而大大改善电源效率。此外，由于可免除使用昂贵的外加抗混叠滤波器，使得ADC12EU050能降低对模/数转换器驱动器的需求，进一步简化了系统设计的复杂性和降低整体的成本和功耗。

　　低噪声并易于驱动的输入
　　CTΣΔ模/数转换器的输入噪音比采样输入模.数转换器的输入噪音更低，这主要归功于内置电路的CT。在一个流水线或传统的DTSD采样输入模/数转换器中，其输入级均包含有一个通常较大的开关电容器，以用来削减模/数转换器的整体热噪声。驱动这个大的开关电容器并不容易，尤其对DTSD模/数转换器来说，因为它们的调制器是以输出数据率的几倍速度来进行采样。此外，来自这些输入的较大开关噪声可以耦合到系统，导致系统的整体性能下降。另外，可以施加到开关电容输入的输入电压也会因输入的采样开关之栅极源级电压而受到限制。与SC采样输入相反，CTΣΔ技术可展现出一个稳定的电阻性输入，正如图5中所示。

图5  CTSD模/数转换器输入的模型

　　由于CTΣΔ的输入没有被采样，所以无需使用开关电容器，而且输入也比较容量驱动，因此可使用较经济的较低功耗驱动电路。此外，没有了输入开关损耗可减少耦合到系统的噪声，改善系统的整体性能。最后，在输入处没有任何的开关便不会对输入电压的摆幅造成限制，使得输入电压范围能够比SC采样输入模/数转换器的来得更高，而真实上，这输入电压有时甚至可超越电源轨。

　　低抖动锁相环路可提供精确的采样时钟
　　一个低抖动的采样时钟对于所有高速和高分辨率的数据转换系统来说都是非常重要，因为必须依靠它才能用尽模/数转换器的最高分辨率。美国国家半导体的ADC12EU050中的调制器过采样时钟负责驱动其内部SD环路的量化器。这时钟是由一个片上时钟调整器所提供，其包含有一个锁相环路(PLL)和压控振荡器(VCO)。这个高性能的PLL使用一个片上的LC调节电路来创建一个高Q值的谐振器。这个片上时钟电路将频率倍增并为调制器环路提供低抖动的采样边沿，以便CTΣΔ模/数转换器能在无需高性能和高成本的外置时钟源下发挥出其优点。系统设计人员只需在所需的输出采样率(40到50MSPS)下提供一个中等品质的低成本晶体，其它的事便可由ADC12EU050的片上时钟电路来处理。

　　片上高精度时钟的另一优点是其可路由到外置电路，并作为一个系统时钟供给系统其它与时间有关的零件使用，这样便可节省一个低抖动时钟源的额外成本，并减轻设计的工作量和节省电路板的空间。

　　即时过载恢复
　　由于SD调制器是一个反馈环路，它们很容易在遇到大输入信号时发生过载。对于一个典型的SD调制器来说，这种过载可能需要重置环路，但这却会使前存储在环路中的数据流失，并且会导致在模/数转换器的输出出现大毛刺。如果不重置环路，其实可让调制器继续运作，以容许过载情况自行离开环路，但这可能需要等待几个时钟周期，而期间模/数转换器的输出数据就有可能被损毁。

　　ADC12EU050包含有即时过载恢复特性。当这个即时过载恢复(IOR)功能被启动时，模/数转换器可在输入过载的情况下维持信号的完整性，甚至可比流水线模/数转换器更快地恢复过来。
　　
　　可随技术发展而不断改进
　　最后，CTΣΔ技术可随着未来的技术而不断改进，以长期确保其在模/数转换器市场中的地位。正如上文所述，CTΣΔ的采样工作是在环路滤波器的输出处发生，故此可大大降低采样误差对性能的影响。相反对于流水线或DTSD采样输入模/数转换器来说，其采样工作是发生在模/数转换器的输入，因此任何的采样错误都会构成很大的影响。因此，CTΣΔ模/数转换器将更加适应未来的CMOS工艺。未来的工艺会带来更小的过驱、泄漏或其它的效应，这都会影响采样电路性能的发挥，而采用电路的性能影响对流水线、DTSD和其它采样输入模/数转换器来说，远比CTΣΔ模/数转换器来得更深远。

结语

　　美国国家半导体ADC12EU050模/数转换器的面世为CTΣΔ模/数转换器带来性能上的大跃进。几经40余年，美国国家半导体终于率先成功地将CTΣΔ技术从实验室转移到生产线上。ADC12EU050模/数转换器比起同类的流水线模/数转换器节省了30%的功率，而且可以以高于现行最快的DTSD模/数转换器的输出率来提供12位的分辨率。

　　ADC12EU050所采用的CTΣΔ技术具有优秀的先天抗混叠功能，低噪声，并且输入级易于驱动。为了完全发挥CTΣΔ技术的长处，ADC12EU050还包含有一个片上时钟调整器，可以避免使用高性能高成本的时钟。最后，ADC12EU050由于可即时从一个输入过载事件中恢复，因此不会发生SD模/数转换器中常见的输入过载。

　　除了ADC12EU050以外，美国国家半导体正开发更多的CTΣΔ模/数转换器以供100MSPS以下采样率的高分辨率应用。随着CTΣΔ技术的升级，预料会有愈来愈多的这类模/数转换器应用领域将越来越广。美国国家半导体在CTΣΔ模/数转换器上的知识积累确保了其在这领域的优势地位。

参考文献：

　　1.  B. Razavi, Data Conversion System Design. Piscataway, NJ: IEEE Press, 1995
　　2.  G. Mitteregger, C. Ebner, S. Mechnig, T. Blon, C. Holuigue, and E. Romani, “A20-mW 640-MHz CMOS Continuous-Time ∑Δ ADC With 20 MHz Signal Bandwidth,80-dB Dynamic Range and 12-bit ENOB,” IEEE Journal of Solid-State, Circuits, vol. 41, no. 12, pp. 2641-2649, December 2006
　　3.   S. D. Kulchycki, “Continuous-Time ∑Δ Modulation for High-Resolution, Broadband A/D Conversion,” Ph.D. dissertation, Stanford University, March 2007.
　　4.   J. C. Candy, “An Overview of Basic Concepts,” in Delta-Sigma Data Converters, S. R. Norsworthy, R. Schreier, and G. C. Temes, Eds. Piscataway, NJ: IEEE Press, 1997, pp. 1-43.
　　5.  S. R. Norsworthy and R. E. Crochiere, “Decimation and Interpolation for Δ∑ Conversion,” in Delta-Sigma Data Converters, S. R. Norsworthy, R. Schreier, and G. C. Temes, Eds. Piscataway, NJ: IEEE Press, 1997, pp. 406-446.

关键词： 转换器 CTΣΔ调制器 锁相环 采样时钟 NI 200806